



INSTRUKSI-INSTRUKSI MIKROPROSESOR Z80

Yoyo somantri
Dosen Jurusan Pendidikan Teknik Elektro
FPTK Universitas Pendidikan Indonesia

Pendahuluan

Pada bab ini akan dibahas tujuan perkuliahan, instruksi yang terdapat pada mikroprosesor Z80 yang terdiri dari kelompok *Load* 8 bit, *Load* 16 bit, *Exchange*, *block transfer* dan *search*, Operasi – operasi *arithmetic* dan *logic* 8 bit serta 16 bit, *Rotate* dan *shift*, *Bit set*, *reset*, dan operasi – operasi *test*, *Jump*, *Call*, *return* dan *restart*, dan Operasi – operasi *input* dan *output*.

Tujuan Perkuliahan

Setelah mempelajari bab ini, diharapkan mahasiswa mampu untuk:

1. Memahami instruksi- instruksi yang terdapat pada mikroprosesor Z80 yang diawali dari *Load*, *exchange*, *block transfer*, *search*, *arithmetic*, *logika*, *rotasi*, *shift*, *jump*, *call*, *return*, dan operasi-input-output.
2. Mengaplikasikan set instruksi dalam menyelesaikan suatu masalah dalam pembuatan program.

1. Instruksi Z 80

Mikroprosesor Z80 mempunyai 158 jenis instruksi. Dengan adanya berbagai mode pengalamatan pada mikroprosesor Z80, maka dapat diperoleh total sebanyak 694 instruksi yang berbeda yang dapat dipakai dalam pemrograman mikroprosesor Z80.

Instruksi-instruksi yang digunakan pada mikroprosesor Z80 dapat dikelompokkan atas 11 kelompok, yaitu :

- *Load* 8 bit
- *Load* 16 bit
- *Exchange, block transfer* dan *search*
- Operasi – operasi *arithmetic* dan *logic* 8 bit
- *Arithmetic* serbaguna dan kontrol CPU
- Operasi - operasi *arithmetic* 16 bit
- *Rotate* dan *shift*
- *Bit set, reset*, dan operasi – operasi *test*.
- *Jump*
- *Call, return* dan *restart*
- Operasi – operasi input dan output.

Tabel 1 . Kelompok Load 8 Bit

Sumber dari Buku Guru Mikro saya (1986) Inelco dan buku Laventhal, (1986). Z80 Assembly Language Programming.

Mnemonic	Operasi	Keterangan
LD r, r'	$r, \leftarrow r'$	Isi <i>Register</i> r' diisikan ke <i>register</i> r
LD r,n	$r \leftarrow n$	Data 8 bit diisikan ke <i>Register</i> r
LD r, (HL)	$r \leftarrow (HL)$	Isi lokasi memori (HL) diisikan ke <i>Register</i> r
LD r, (IX+d)	$r \leftarrow (IX+d)$	Isi <i>Register Index</i> IX ditambah dengan bilangan bulat penggeser sebesar d diisikan ke <i>register</i> r
LD r, (IY+d)	$r \leftarrow (IY+d)$	Isi <i>Register Index</i> IY ditambah dengan bilangan bulat penggeser sebesar d diisikan ke <i>register</i> r
LD (HL), r	$(HL) \leftarrow r$	Isi <i>Register</i> r diisikan ke lokasi memori yang ditunjuk oleh isi pasangan <i>Register</i> HL
LD (IX+d),	$(IX+d) \leftarrow r$	Isi <i>Register</i> r diisikan ke lokasi memori yang

r		ditunjuk oleh <i>Register Index IX + d</i>
LD (IY+d), r	$(IY+d) \leftarrow r$	Isi <i>Register r</i> diisikan ke lokasi memori yang ditunjuk oleh <i>Register Index IY + d</i>
LD (HL), n	$(HL) \leftarrow n$	Isi data <i>n</i> diisikan ke alamat memori yang ditunjuk oleh pasangan <i>Register HL</i>
LD (IX+d), n	$(IX+d) \leftarrow n$	Isi data <i>n</i> diisikan ke alamat memori yang ditunjuk oleh <i>Register Index IX + d</i>
LD (IY+d), n	$(IY+d) \leftarrow n$	Isi data <i>n</i> diisikan ke alamat memori yang ditunjuk oleh <i>Register Index IY + d</i>
LD A, (BC)	$A \leftarrow (BC)$	Isi lokasi memori yang ditunjuk oleh isi pasangan <i>Register BC</i> diisikan ke Akumulator
LD A, (DE)	$A \leftarrow (DE)$	Isi lokasi memori yang ditunjuk oleh isi pasangan <i>Register DE</i> diisikan ke Akumulator
LD A, (nn)	$A \leftarrow (nn)$	Isi lokasi memori yang ditunjuk oleh isi <i>operand nn</i> diisikan ke Akumulator
LD (BC), A	$(BC) \leftarrow A$	Isi Akumulator diisikan ke lokasi memori yang ditunjuk oleh isi pasangan <i>Register BC</i>
LD (DE), A	$(DE) \leftarrow A$	Isi Akumulator diisikan ke lokasi memori yang ditunjuk oleh isi pasangan <i>Register DE</i>
LD (nn), A	$(nn) \leftarrow A$	Isi Akumulator diisikan ke lokasi memori yang ditunjuk oleh <i>operand nn</i>
LD A, I	$A \leftarrow I$	Isi <i>Register Interrupt Vector</i> diisikan ke Akumulator
LD A, R	$A, \leftarrow R$	Isi <i>Register Memory Refresh</i> diisikan ke Akumulator
LD I,A	$I \leftarrow A$	Isi Akumulator diisikan ke <i>Register Interrupt Vector</i>
LD R, A	$R \leftarrow A$	Isi Akumulator diisikan ke <i>Register Register Memory Refresh</i>

r, r' adalah *register-register* A, B, C, D, H, L, D, E, F

Instruksi *load* 8 bit mempunyai *opcode* LD dan selalu mempunyai dua buah *operand*. Instruksi ini menyebabkan nilai yang dispesifikasikan oleh *operand* kedua disalin ke dalam *register* atau tempat tujuan lain yang dispesifikasikan oleh *operand* pertama, sedangkan *operand* kedua tidak berubah.

Contoh :

1. Jika *register* H berisi bilangan BAH, dan register E berisi 11H, instruksi LD H, E, mengakibatkan kedua *register* berisi 11H.
2. Tulislah program dalam bahasa *assembly* untuk mengeset isi register A=A, B=1, C=4, D=3, E=4, H=8, L=6.

Jawab :

Alamat memori	Bahasa <i>Assembly</i>
1800H	LD A,A
1802H	LD B,1
1804H	LD C,4
1806H	LD D,3
1808H	LD E,4
180AH	LD H,8
180CH	LD L,6
180EH	RST 38

Register 8 bit akan disebut r , sedangkan *register* 16 bit akan disebut rr . Bilangan 8 bit akan disebut n , sedangkan bilangan 16 bit akan disebut nn . Isi suatu lokasi memori dinyatakan dengan tanda kurung, contoh :

(nn) : Menyatakan isi lokasi memori yang alamatnya nn .

(rr) : Menyatakan isi lokasi memori yang ditunjukkan oleh isi *register* 16 bit (rr) atau register pasangan.

Tabel 2. Kelompok *Load* 16 bit

Sumber dari Buku Guru Mikro saya (1986) Inelco dan buku Laventhal, (1986). Z80 Assembly Language Programming.

Mnemonic	Operasi	Keterangan
LD dd, nn	$dd \leftarrow nn$	Bilangan bulat 2 byte diisikan ke pasangan <i>Register</i> dd
LD IX, nn	$IX \leftarrow nn$	Bilangan bulat 2 byte diisikan ke <i>Register Index</i> IX.
LD IY, nn	$IY \leftarrow nn$	Bilangan bulat 2 byte diisikan ke <i>Register Index</i> IY.
LD HL, (nn)	$H \leftarrow (nn+1), L \leftarrow (nn)$	Isi <i>address memory</i> nn diisikan pada byte yang berorde rendah dari pasangan <i>Register</i> HL(dalam hal ini ke <i>Register</i> L)
LD dd, (nn)	$ddh \leftarrow (nn+1) \text{ ddi} \leftarrow (nn)$	Isi <i>address memory</i> nn diisikan pada byte yang berorde rendah dari pasangan <i>Register</i> dd, dan isi dari <i>address memory</i> yang lebih tinggi nn+1 diisikan pada byte dd yang berorde tinggi.
LD IX, (nn)	$IXh \leftarrow (nn+1), IXl \leftarrow (nn)$	Isi <i>address memory</i> nn diisikan pada byte yang berorde rendah dari <i>Register Index</i> IX, dan isi dari <i>address memory</i> yang lebih tinggi nn+1 diisikan pada byte IX yang

		berorde tinggi.
LD IY, (nn)	$IYh \leftarrow (nn+1), IYl \leftarrow nn$	Isi <i>address memory</i> nn diisikan pada byte yang berorde rendah dari Register Index IY, dan isi dari <i>address memory</i> yang lebih tinggi nn+1 diisikan pada byte IY yang berorde tinggi.
LD (nn), HL	$(nn+1) \leftarrow H, (nn) \leftarrow L$	Isi pasangan <i>Register</i> HL yang berorde rendah (<i>Register</i> L) diisikan ke <i>address memory</i> nn, dan isi pasangan <i>Register</i> HL yang berorde tinggi (<i>Register</i> H) diisikan pada <i>address memory</i> nn+1 berikutnya yang tinggi.
LD (nn), dd	$(nn+1) \leftarrow ddh, (nn) \leftarrow ddl$	Isi pasangan <i>Register</i> dd yang berorde rendah diisikan ke <i>address memory</i> nn, dan isi pasangan <i>Register</i> dd yang berorde tinggi diisikan pada <i>address memory</i> nn+1 berikutnya yang tinggi.
LD (nn), IX	$(nn+1) \leftarrow IXh, (nn) \leftarrow IXl$	Byte berorde rendah dari <i>Register Index</i> IX diisikan ke <i>address memory</i> nn, dan isi <i>Register index</i> IX yang berorde tinggi diisikan pada <i>address memory</i> nn+1
LD (nn), IY	$(nn+1) \leftarrow IYh, (nn) \leftarrow IYl$	Byte berorde rendah dari <i>Register Index</i> IY diisikan ke <i>address memory</i> nn, dan isi <i>Register index</i> IY yang berorde tinggi diisikan pada <i>address memory</i> nn+1
LD SP, HL	$SP \leftarrow HL$	Isi pasangan <i>Register</i> HL diisikan ke <i>Stack Ponter</i> SP
LD SP, IX	$SP \leftarrow IX$	Isi <i>Register Index</i> IX yang terdiri dari 2 byte tersebut diisikan ke <i>Stack</i>

		<i>Pointer SP</i>
LD SP, IY	$SP \leftarrow IY$	Isi <i>Register Index IY</i> yang terdiri dari 2 byte tersebut diisikan ke <i>Stack Pointer SP</i>
PUSH qq	$(SP-2) \leftarrow qq_R, (SP-1) \leftarrow qq_T$	Isi pasangan <i>register qq</i> disimpan dalam ' <i>eksternal memory LIFO (last in first out/ terakhir masuk pertama keluar) stack</i> '. <i>Register SP (stack pointer)</i> menyimpan address 16 bit dari bagian atas (terakhir) <i>stack memory</i> . Instruksi ini mula-mula menurunkan <i>SP</i> (mengurangi <i>SP</i> dengan 1) dan menyimpan byte berorde tinggi dari pasangan <i>register qq</i> ke memori yang sekarang addressnya ditunjuk oleh <i>SP</i> . Lalu menurunkan <i>SP</i> lagi dan menyimpan byte <i>qq</i> yang berorde rendah ke memori yang addressnya ditunjukkan oleh nilai <i>SP</i> yang baru. <i>Operand qq</i> = pasangan <i>register BC, DE, HL</i> atau <i>AF</i> .
PUSH IX	$(SP-2) \leftarrow IX_R, (SP-1) \leftarrow IX_T$	Isi <i>register indeks IX</i> disimpan dalam ' <i>eksternal memory LIFO (last in first out/ terakhir masuk pertama keluar) stack</i> '. <i>Register SP (stack pointer)</i> menyimpan address 16 bit dari bagian atas (terakhir) <i>stack memory</i> . Instruksi ini mula-mula menurunkan <i>SP</i> (mengurangi <i>SP</i> dengan 1) dan menyimpan byte berorde tinggi dari <i>register indeks IX</i> ke memori yang sekarang addressnya ditunjuk oleh <i>SP</i> . Lalu menurunkan <i>SP</i> lagi dan menyimpan byte <i>IX</i> yang

		berorde rendah ke memori yang <i>address</i> -nya ditunjukkan oleh nilai SP yang baru.
PUSH IY	$(SP-2) \leftarrow IY_R, (SP -1) \leftarrow IY_T$	Isi <i>register</i> indeks IY disimpan dalam 'eksternal memory LIFO (<i>last in first out</i> / terakhir masuk pertama keluar) <i>stack</i> '. Register SP (<i>stack pointer</i>) menyimpan <i>address</i> 16 bit dari bagian atas (terakhir) <i>stack memory</i> . Instruksi ini mula-mula menurunkan SP (mengurangi SP dengan 1) dan menyimpan byte berorde tinggi dari <i>register</i> indeks IY ke memory yang sekarang <i>address</i> -nya ditunjuk oleh SP. Lalu menurunkan SP lagi dan menyimpan byte IY yang berorde rendah ke memori yang <i>address</i> nya ditunjukkan oleh nilai SP yang baru.
POP qq	$qq_T \leftarrow (SP +1), qq_R \leftarrow (SP)$	Dua byte teratas dari ' <i>eksternal memory</i> LIFO (<i>last in first out</i> / terakhir masuk pertama keluar) <i>stack</i> '. Dipindahkan ke <i>register</i> qq. Register SP (<i>stack pointer</i>) menyimpan <i>address</i> 16 bit dari bagian atas (terakhir) <i>stack memory</i> . Instruksi ini mula-mula memindahkan byte yang ada pada memory yang <i>address</i> -nya ditunjuk oleh SP ke byte pada qq yang berorde rendah. Lalu SP dinaikkan(nilai SP ditambah dengan 1). Byte qq yang berorde tinggi lalu diisi dengan byte pada memory yang <i>address</i> nya ditunjukkan oleh nilai SP yang baru.

<p>POP IX</p>	$IX_T \leftarrow (SP + 1), IX_R \leftarrow (SP)$	<p>Dua byte teratas dari 'eksternal memory LIFO (<i>last in first out/ terakhir masuk pertama keluar) stack</i>'. Dipindahkan ke <i>register</i> indeks IX. <i>Register</i> SP (<i>stack pointer</i>) menyimpan <i>address</i> 16 bit dari bagian atas (terakhir)<i>stack memory</i>. Instruksi ini mula-mula memindahkan byte yang ada pada memory yang <i>address</i>-nya ditunjuk oleh SP ke byte pada IX yang berorde rendah. Lalu SP dinaikkan(nilai SP ditambah dengan 1). Byte IX yang berorde tinggi lalu diisi dengan byte pada memori yang <i>address</i>-nya ditunjukkan oleh nilai SP yang baru. Nilai SP ditambah lagi dengan 1</p>
<p>POP IY</p>	$IY_T \leftarrow (SP + 1), IY_R \leftarrow (SP)$	<p>Dua byte teratas dari 'eksternal memory LIFO (<i>last in first out/ terakhir masuk pertama keluar) stack</i>'. Dipindahkan ke <i>register</i> indeks IY. <i>Register</i> SP (<i>stack pointer</i>) menyimpan <i>address</i> 16 bit dari bagian atas (terakhir)<i>stack memory</i>. Instruksi ini mula-mula memindahkan byte yang ada pada memori yang <i>address</i>-nya ditunjuk oleh SP ke byte pada IY yang berorde rendah. Lalu SP dinaikkan(nilai SP ditambah dengan 1). Byte IY yang berorde tinggi lalu diisi dengan byte pada memory yang <i>address</i>-nya ditunjukkan oleh nilai SP yang baru. Nilai SP ditambah lagi dengan 1</p>

Seperti halnya instruksi *load* 8 bit, pada instruksi *load* 16 bit juga mempunyai *op code* LD dan dua buah *operand*. Instruksi ini menyebabkan nilai 16 bit yang dispesifikasikan oleh *operand* kedua disalin ke tempat tujuan 16 bit yang dispesifikasikan oleh *operand* pertamanya. *Flag* tidak dipengaruhi oleh instruksi 16 bit. Contoh :

1. Setelah pelaksanaan instruksi LD HL, 5000H, isi pasangan HL = 5000H.
2. Jika alamat 2130H berisi 65H dan alamat 2131H berisi 78H, setelah pelaksanaan instruksi LD BC, (2130H), isi pasangan *register* BC akan berisi 7865H.
3. Jika pasangan *register* AF berisi 2233H dan *Stack Pointer* berisi 1007H, setelah instruksi PUSH AF, maka alamat memori 1006H akan berisi 22H, alamat memori 1005H akan berisi 33H, dan *Stack Pointer* akan berisi 1005H.
4. Jika *Stack Pointer* berisi 1000H, memori pada lokasi 1000H berisi 55H dan lokasi 1001H berisi 35H, maka setelah instruksi POP HL, pasangan *register* HL berisi 3355H dan *Stack Pointer* berisi 1002H.
5. Tulislah program dalam bahasa *assembly* untuk mengeset isi register B=12, C=34, D=56, E=78, H=9, L=A.

Jawab :

Alamat memori	Bahasa <i>Assembly</i>
1820H	LD BC,1234H
1823H	LD DE,5678H
1826H	LD HL,9A
1828H	RST 38

Tabel 3. Kelompok *Exchange*, *Block Transfer* dan *Search*

Sumber dari Buku Guru Mikro saya (1986) Inelco dan buku Laventhal, (1986). Z80 Assembly Language Programming.

Mnemonic	Operasi	Keterangan
EX DE, HL	DE ↔ HL	Isi pasangan <i>register</i> DE dan HL (masing-masing 2 byte) dipertukarkan
EX AF, AF'	AF ↔ AF'	Isi pasangan <i>register</i> AF dan AF' (masing-masing 2 byte) dipertukarkan
EXX	(BC) ↔ (BC'), (DE) ↔ (DE'), (HL) ↔ (HL')	Isi pasangan <i>register</i> BC dan BC' (masing-masing 2 byte) dipertukarkan, dst.
EX (SP), HL	H ↔ (SP+1), L ↔ (SP)	Byte berorde rendah yang berada pada pasangan register HL dipertukarkan dengan isi memori yang <i>address</i> -nya ditunjuk oleh isi pasangan <i>register</i> SP, byte yang berorde tinggi pada HL dipertukarkan dengan isi memori yang <i>address</i> -nya ditunjuk oleh SP+1
EX (SP), IX	IXH ↔ (SP+1), IXL ↔ (SP)	Byte berorde rendah yang berada pada <i>register index</i> IX dipertukarkan dengan isi memori yang <i>address</i> -nya ditunjuk oleh isi pasangan register SP, byte yang berorde tinggi pada IX dipertukarkan dengan isi memori yang <i>address</i> -nya ditunjuk oleh SP+1
EX (SP), IY	IYH ↔ (SP+1), IYL ↔ (SP)	Byte berorde rendah yang berada pada <i>register index</i> IY dipertukarkan dengan isi memori yang <i>address</i> -nya ditunjuk oleh isi pasangan <i>register</i> SP, byte yang berorde tinggi pada IY dipertukarkan dengan isi memori yang <i>address</i> -nya ditunjuk oleh

		SP+1
LDI	(DE) ← (HL), DE ← DE + 1, HL ← HL + 1, BC ← BC -1	Satu byte data pada memori yang lokasinya ditunjuk oleh isi pasangan register HL diisikan ke lokasi memori yang lokasinya ditunjukkan oleh isi pasangan register DE. Lalu kedua pasangan <i>register</i> tersebut (HL dan (DE) ditambah dengan satu (<i>incremented</i>) dan pasangan <i>register</i> BC (<i>Byte Counter</i>) dikurangi dengan satu (<i>decremented</i>)
LDIR	(DE) ← (HL), DE ← DE + 1, HL ← HL + 1, BC ← BC -1	Satu byte data pada memori yang lokasinya ditunjuk oleh isi pasangan <i>register</i> HL diisikan ke lokasi memori yang lokasinya ditunjukkan oleh isi pasangan <i>register</i> DE. Lalu kedua pasangan <i>register</i> tersebut (HL dan (DE) ditambah dengan satu (<i>incremented</i>) dan pasangan <i>register</i> BC (<i>Byte Counter</i>) dikurangi dengan satu (<i>decremented</i>). Jika penurunan tersebut menyebabkan BC menjadi 0, instruksi ini dianggap selesai (dihentikan). Jika BC belum menjadi 0, program counter diturunkan dengan 2 dan instruksi tersebut diulangi lagi. Perhatikan bahwa bilamana BC di set 0 sebelum pelaksanaan instruksi ini, instruksi dilaksanakan sebanyak 64K kali. Interupsi akan dilayani setiap selesai mentransfer 1 byte data.
LDD	(DE) ← (HL), DE ← DE -1, HL ← HL-1, BC ← BC- 1	Satu byte data pada memori yang lokasinya ditunjuk oleh isi pasangan register HL diisikan ke lokasi memori yang lokasinya ditunjukkan oleh isi pasangan register DE. Lalu kedua pasangan <i>register</i> tersebut (HL dan (DE), juga BC dikurangi dengan 1 (<i>decremented</i>)

LDDR	$(DE) \leftarrow (HL), DE \leftarrow D \leftarrow 1, HL \leftarrow HL-1, BC \leftarrow BC-1$	<p>Satu byte data pada memory yang lokasinya ditunjuk oleh isi pasangan <i>register</i> HL diisikan ke lokasi memori yang lokasinya ditunjukkan oleh isi pasangan <i>register</i> DE. Lalu kedua pasangan <i>register</i> tersebut (HL dan (DE), juga BC dikurangi dengan 1 (<i>decremented</i>) Jika penurunan tersebut menyebabkan BC menjadi 0, instruksi ini dianggap selesai (dihentikan). Jika BC belum menjadi 0, program counter diturunkan dengan 2 dan instruksi tersebut diulangi lagi. Perhatikan bahwa bilamana BC di set 0 sebelum pelaksanaan instruksi ini, instruksi dilaksanakan sebanyak 64K kali. Interupsi akan dilayani setiap selesai mentransfer 1 byte data.</p>
CPI	$A-(HL), HL \leftarrow HL+1, BC \leftarrow BC-1$	<p>Isi memori yang lokasinya ditunjukkan oleh isi pasangan <i>register</i> HL dibandingkan dengan isi akumulator. Jika hasilnya sama, ada kondisi bit yang dipengaruhi. Kemudian isi HL akan ditambah dengan 1 dan byte counter (pasangan <i>register</i> BC) dikurangi dengan 1.</p>
CPIR	$A-(HL), HL \leftarrow HL+1, BC \leftarrow BC-1$	<p>Isi memori yang lokasinya ditunjukkan oleh isi pasangan <i>register</i> HL dibandingkan dengan isi akumulator. Jika hasilnya sama, ada kondisi bit yang dipengaruhi. Kemudian isi HL akan ditambah dengan 1 dan <i>byte counter</i> (pasangan <i>register</i> BC) dikurangi dengan 1. Jika penurunan tersebut menyebabkan BC menjadi 0 atau jika $A=(HL)$, instruksi ini dianggap selesai (dihentikan). Jika BC belum menjadi 0, <i>program counter</i> diturunkan dengan 2 dan instruksi tersebut diulangi lagi. Perhatikan bahwa bilamana BC di set 0 sebelum pelaksanaan instruksi ini, instruksi</p>

		dilaksanakan sebanyak 64K kali. Interupsi akan dilayani setiap selesai mentransfer 1 byte data. Jika tidak ada yang cocok , interupsi akan dilayani setiap satu data selesai dibandingkan.
CPD	A -(HL), HL ← HL -1, BC ← BC -1	Isi memori yang lokasinya ditunjukkan oleh isi pasangan <i>register</i> HL dibandingkan dengan isi akumulator. Jika hasilnya sama, ada kondisi bit yang dipengaruhi. Kemudian isi HL dan <i>byte counter</i> (pasangan <i>register</i> BC) dikurangi dengan 1. untuk BC tidak sama dengan 0 atau A tidak sama dengan HL
CPDR	A -(HL), HL ← HL -1, BC ← BC -1	Isi memori yang lokasinya ditunjukkan oleh isi pasangan <i>register</i> HL dibandingkan dengan isi akumulator. Jika hasilnya sama, ada kondisi bit yang dipengaruhi. Kemudian isi HL dan <i>byte counter</i> (pasangan <i>register</i> BC) dikurangi dengan 1. Jika penurunan tersebut menyebabkan BC menjadi 0 atau jika A =(HL), instruksi ini dianggap selesai (dihentikan). Jika BC belum menjadi 0, <i>program counter</i> diturunkan dengan 2 dan instruksi tersebut diulangi lagi. Perhatikan bahwa bilamana BC di set 0 sebelum pelaksanaan instruksi ini, instruksi dilaksanakan sebanyak 64K kali. Interupsi akan dilayani setiap selesai mentransfer 1 byte data. Jika tidak ada yang cocok , interupsi akan dilayani setiap satu data selesai dibandingkan.

Pada CPU Z 80, ada sekumpulan *register* cadangan, yaitu A'F', B'C', D'E', H'L', yang hanya dapat dicapai dengan suatu instruksi tukar (*exchange*). Suatu instruksi *exchange*, saling mempertukarkan nilai-nilai pada kedua *operand*.

Contoh :

Jika isi pasangan BC dan DE berturut-turut adalah 445AH dan 3DA2H. Kemudian isi pasangan *register* BC' dan DE' adalah 0988H dan 9300H, maka setelah instruksi EXX, isi pasangan – pasangan *register* di atas akan menjadi : BC 0988H, DE 9300H, BC' 445AH dan DE' 3DA2H.

Tabel .4. Kelompok Arithmetik dan logik 8 bit.

Mnemonic	Operasi	Keterangan
ADD, A, r	$A \leftarrow A + 1$	Isi <i>register</i> r ditambahkan pada isi akumulator, hasilnya disimpan pada akumulator. R = <i>register-register</i> A,B,C,D,E,H dan L.
ADD A, n	$A \leftarrow A + r$	Bilangan bulat n ditambahkan pada isi akumulator, hasilnya disimpan pada akumulator.
ADD A, (HL)	$A \leftarrow A + (HL)$	Byte pada memori yang lokasinya ditunjukkan oleh isi pasangan <i>register</i> HL ditambahkan pada isi akumulator, hasilnya disimpan pada akumulator.
ADD A, (IX + d)	$A \leftarrow A + (IX + d)$	Isi <i>register</i> Indeks (pasangan <i>register</i> IX) yang ditambah dengan bilangan penggeser sebesar d akan menunjuk pada suatu lokasi pada memori. Isi pada lokasi inilah yang ditambahkan pada isi akumulator, hasilnya disimpan pada akumulator.

ADD A, (IY + d)	$A \leftarrow A + (IY + d)$	Isi <i>register</i> Indeks (pasangan <i>register</i> IY) yang ditambah dengan bilangan penggeser sebesar d akan menunjuk pada suatu lokasi pada memori. Isi pada lokasi inilah yang ditambahkan pada isi akumulator, hasilnya disimpan pada akumulator.
ADC A, s	$A \leftarrow A + s + CY$	Operand s adalah salah satu dari r, n, (HL), (IX + d), (IY + d) seperti yang telah diterangkan pada instruksi ADD. <i>Operand</i> s bersama <i>Flag Carry</i> (C pada register F) ditambahkan pada isi akumulator, hasilnya disimpan pada akumulator.
SUB s	$A \leftarrow A - s$	Isi akumulator dikurangi dengan <i>operand</i> s, hasilnya disimpan pada akumulator
SBC s	$A \leftarrow A - s - CY$	Isi akumulator dikurangi dengan <i>operand</i> s bersama dengan <i>Flag Carry</i> (C pada <i>register</i> F), hasilnya disimpan pada akumulator
AND s	$A \leftarrow A \wedge s$	Operasi logika AND. Bit demi bit dilakukan diantara byte yang ditunjuk oleh operand s dan byte yang ada pada akumulator, hasilnya disimpan pada akumulator.
OR s	$A \leftarrow A \vee s$	Operasi logika OR. Bit demi bit dilakukan diantara byte yang ditunjuk oleh <i>operand</i> s dan byte yang ada pada akumulator, hasilnya disimpan pada akumulator
XOR a	$A \leftarrow A \oplus s$	Operasi logika EXOR. Bit demi bit dilakukan diantara byte yang ditunjuk oleh operand s dan byte yang ada pada akumulator, hasilnya disimpan pada akumulator.

CP s	A-s	Isi <i>operand</i> s dibandingkan dengan isi akumulator, jika cocok suatu <i>flag</i> di-set.
INC r	$r \leftarrow r + 1$	Isi register r ditambah dengan 1 (incremented), r = register A, B, C, D, H atau L.
INC (HL)	$(HL) \leftarrow (HL) + 1$	Byte pada <i>address</i> (lokasi) yang ditunjuk oleh isi pasangan <i>register</i> HL ditambah dengan 1 (<i>incremented</i>).
INC (IX + d)	$(IX+d) \leftarrow (IX+d) + 1$	Isi <i>register</i> indeks IX ditambah dengan bilangan bulat penggeser sebesar d untuk menunjuk ke suatu lokasi pada memori. Isi pada lokasi inilah yang ditambah dengan 1 (<i>incremented</i>)
INC (IY + d)	$(IY+d) \leftarrow (IY+d) + 1$	Isi <i>register</i> indeks IY ditambah dengan bilangan bulat penggeser sebesar d untuk menunjuk ke suatu lokasi pada memori. Isi pada lokasi inilah yang ditambah dengan 1 (<i>incremented</i>)
DEC m	$m \leftarrow m - 1$	<i>Operand</i> m adalah salah satu dari r, (HL), (IX + d), (IY + d) seperti yang telah diterangkan pada instruksi ADD. Byte yang ditunjuk oleh <i>operand</i> m dikurangi dengan 1 (<i>decremented</i>)

Sumber dari Buku Guru Mikro saya (1986) Inelco dan buku Lavalenthal, (1986). Z80 Assembly Language Programming.

Contoh :

1. Tambahkan isi program pada lokasi memori 1900 dan 19001 dan simpan hasilnya pada lokasi memori 1902

Contoh Masalah : (1900) = 38
(1901) = 2B
Hasil (1902) = ?

Jawab :

Program lengkap

Alamat memori (Hex)	Isi memori (Hex)	<i>Mnemonic</i> (substraksi) bahasa <i>assembly</i>
1800	3A	LD A, (1900)
1801	00	
1802	19	
1803	47	LD B, A
1804	3A	LD A, (1901)
1805	01	
1806	19	
1807	80	ADD A, B
1808	32	LD (1902), A
1809	02	
180A	19	
180B	76	Halt

Tabel 5. Arithmetik serbaguna dan control CPU

Sumber dari Buku Guru Mikro saya (1986) Inelco dan buku Laventhal, (1986). Z80 Assembly Language Programming.

Mnemonic	Operasi	Keterangan
DAA	---	Operasi ini akan menyesuaikan akumulator (bila syarat-syaratnya dipenuhi) untuk operasi penambahan dan pengurangan BCD.
CPL	$A \leftarrow \bar{A}$	Isi akumulator dibalikkan (<i>inverted</i>). Nol menjadi 1 dan 1 menjadi 0 (1 komplemen)
NEG	$A \leftarrow 0-A$	Isi akumulator dinegatifkan (2 komplemen) hal ini sama dengan mengurangi 0 dengan isi akumulator.
CCF	$CY \leftarrow \bar{CY}$	Flag C pada <i>register</i> F dibalikkan
SCF	$CY \leftarrow 1$	Flag C pada <i>register</i> F di-set
NOP	---	CPU tidak melakukan operasi apapun selama perioda mesin (<i>machine cycle</i>) ini.
HALT	---	Operasi HALT ini akan menunda operasi CPU sampai ada <i>interrupt</i> atau <i>reset</i> yang diterima. Selama dalam keadaan HALT prosesor akan melaksanakan NOP untuk memelihara kesegaran logik memori.
DI	$IFF \leftarrow 0$	DI tidak memungkinkan (<i>disable</i>) <i>maskable interrupt</i> dengan mereset <i>interrupt enable flip flop</i> (IFF1 dan IFF2). Perhatikan bahwa intruksi ini tidak memungkinkan <i>maskable interrupt</i> selama pelaksanaannya.
EI	$IFF \leftarrow 1$	EI memungkinkan (<i>enable</i>) <i>maskable interrupt</i> dengan mengeset <i>interrupt enable flip flop</i> (IFF1 dan IFF2). Perhatikan bahwa intruksi ini tidak memungkinkan <i>maskable interrupt</i> selama

		pelaksanaannya.
IM 0	---	Instruksi IM 0 ini mengeset <i>interrupt mode 0</i> . pada mode ini alat <i>interrupt (interrupt device)</i> dapat menyelipkan intruksi apa saja pada data bus dan memungkinkan CPU melaksanakannya.
IM 1	---	Instruksi IM 1 ini mengeset <i>interrupt mode 1</i> . pada mode ini prosesor akan melayani interrupt dengan melaksanakan start ulang pada lokasi (<i>address</i>) 0038H
IM 2	---	Instruksi IM 1 ini mengeset interrupt mode 2. mode ini memungkinkan panggilan tidak langsung ke lokasi mana saja pada memori. Dengan mode ini, CPU membentuk suatu '16 bit memori address'. Delapan bit bagian atas adalah isi interrupt vector Register I dan delapan bit bagian bawah disuplay oleh alat <i>interrupt ((interrupt device)</i>

Contoh :

- Komplemenkan isi pada lokasi memori 1900 dan simpan hasilnya ke dalam lokasi memori 1901

Contoh, Masalah (1900) = 6A

 Hasil (1901) = ?

Program menggunakan bahas *assembly Z.80*

LD A, (1900) : kopikan data dari adres lokasi memori 1900 ke register A

CPL : Komplemenkan data pada register A

LD (1901), A : Simpan hasilnya pada lokasi memori 1901.

Halt : program berhenti

Jawab :

Program lengkap

Alamat memori (Hex)	Isi memori (Hex) <i>opcode</i>	Mnemonic (substraksi) bahasa <i>assembly</i>
1800	3A	LD A, (1900)
1801	00	
1802	19	
1803	2F	CPL
1804	32	LD (1901),A
1805	01	
1806	19	
1807	76	Halt

Instruksi DAA akan menyesuaikan akumulator (bila syarat-syaratnya dipenuhi) untuk operasi penambahan dan pengurangan BCD (*Binary Coded Decimal*). Untuk penambahan (ADD, ADC, INC) atau pengurangan (SUB, SBC, DEC, NEG).

Contoh :

Jika operasi penambahan dilaksanakan antara 15 (BCD) dan 27 (BCD), hasilnya dalam sistem desimal adalah $15 + 27 = 42$. Tetapi angka-angka tadi diwakilkan dalam sistem biner dan dijumlahkan dalam akumulator menurut standar aritmetik ialah :

$$\begin{array}{r} 0011\ 1100 \\ + 0000\ 0110 \\ \hline 0100\ 0010 = 42 \end{array}$$

Pada instruksi CPL, dimana isi register A dibalikkan (*inverted*), 1 menjadi 0, 0 menjadi 1 (1 komplemen). Instruksi NEG menyatakan isi register A dinegatifkan (2 komplemen)

Tabel .6. Operasi - operasi arithmetic 16 bit



Mnemonic	Operasi	Keterangan
ADD HL, ss	$HL \leftarrow HL + ss$	Isi pasangan <i>register</i> ss (salah satu dari pasangan <i>register</i> BC, DE, HL atau SP) ditambahkan pada isi pasangan <i>register</i> HL dan hasilnya disimpan pada HL.
ADC HL, ss	$HL \leftarrow HL + ss + CY$	Isi pasangan <i>register</i> ss (salah satu dari pasangan <i>register</i> BC, DE, HL atau SP) bersama dengan <i>flag carry</i> (<i>flag C</i> dalam <i>regsiter</i> F) ditambahkan pada isi pasangan <i>register</i> HL dan hasilnya disimpan pada HL.
SBC HL, ss	$HL \leftarrow HL - ss$	Isi pasangan <i>register</i> HL dikurangi dengan isi pasangan <i>register</i> ss dikurang dengan <i>Flag Carry</i> hasilnya disimpan pada HL.
ADD IX, pp	$IX \leftarrow IX + pp$	Isi pasangan <i>register</i> pp (salah satu dari isi pasangan <i>register</i> BC, DE, IX atau SP) ditambahkan pada isi <i>register</i> indeks IX, hasilnya disimpan pada IX.
ADD IY, rr	$IY \leftarrow IY + rr$	Isi pasangan <i>register</i> rr (salah satu dari isi pasangan <i>register</i> BC, DE, IY atau SP) ditambahkan pada isi <i>register</i> indeks IY, hasilnya disimpan pada IY.
INC ss	$ss \leftarrow ss + 1$	Isi pasangan <i>register</i> ss (salah satu dari pasangan <i>register</i> BC, DE, HL atau SP) ditambahkan dengan 1.
INC IX	$IX \leftarrow IX + 1$	Isi <i>register</i> indeks IX ditambahkan dengan 1








	1	
INC Y	$IY \leftarrow IY + 1$	Isi <i>register</i> indeks IY ditambahkan dengan 1
DEC ss	$ss \leftarrow ss - 1$	Isi pasangan <i>register</i> ss (salah satu dari register BC, DE, HL atau SP) dikurangi dengan 1.
DEC IX	$IX \leftarrow IX - 1$	Isi <i>register</i> indeks IX dikurangi dengan 1
DEC IY	$IY \leftarrow IY - 1$	Isi <i>register</i> indeks IY dikurangi dengan 1







Contoh :


1. Jika pasangan *register* HL berisi bilangan bulat (*integer*) 4242H dan pasangan *register* DE berisi 1111H, setelah pelaksanaan ADD HL, DE, maka pasangan *register* HL berisi 5353H
2. Jika pasangan *register* HL berisi 1000H, setelah pelaksanaan INC HL, maka HL akan berisi 1001H.
3. Jika *register* indeks IX berisi 2006H, setelah pelaksanaan DEC IX, maka IX akan berisi 2005H.

Tabel 7. Rotate dan shift

Mnemonic	Operasi	Keterangan
RLCA		Isi akumulator dirotasi ke kiri; isi bit 0 dipindahkan ke bit 1; isi bit 1 yang terdahulu dipindahkan ke bit 2 dan seterusnya. Isi bit 7 dicopy pada <i>flag carry</i> dan juga ke bit 0. (bit 0 adalah bit berorde paling rendah)
RLA		Isi akumulator dirotasi ke kiri; isi bit 0 dipindahkan ke bit 1; isi bit 1 yang terdahulu dipindahkan ke bit 2 dan seterusnya. Isi bit 7 dicopy pada <i>flag carry</i> dan isi <i>flag carry</i> yang

		terdahulu dicopy ke bit 0.
RRCA		Isi akumulator dirotasi ke kanan; isi bit 7 dipindah ke bit 6; isi bit 6 terdahulu dipindah ke bit 5; dan seterusnya. Isi bit 0 dicopy ke bit 7 dan juga ke <i>flag carry</i> .
RRA		Isi akumulator dirotasi ke kanan; isi bit 7 dipindah ke bit 6; isi bit 6 terdahulu dipindah ke bit 5; dan seterusnya. Isi bit 0 dicopy ke <i>flag carry</i> dan isi <i>flag carry</i> yang terdahulu dicopy ke bit 7.
RLC r		Isi <i>register</i> r (8 bit) dirotasi ke kiri; isi bit 0 dipindahkan ke 1; isi bit 1 terdahulu dipindahkan ke bit 2; dan seterusnya. Isi bit 7 dicopy ke <i>flag carry</i> dan juga ke bit 0.
RLC (HL)		Isi memori pada lokasi yang ditunjuk oleh pasangan <i>register</i> HL dirotasi ke kiri; isi bit 0 dipindah ke bit 1; isi bit 1 terdahulu dipindah ke bit 2; dan seterusnya. Isi bit 7 dicopy ke <i>flag carry</i> dan juga ke bit 0.
RLC (IX+d)		Isi memori pada lokasi yang ditunjuk oleh jumlah isi <i>register</i> indeks IX dan bilangan bulat penggeser dua komplemen d dirotasi ke kiri; isi bit 0 dipindah ke bit 1; isi bit 1 terdahulu dipindah ke bit 2; dan seterusnya. Isi bit 7 dicopy ke <i>flag carry</i> dan juga ke bit 0.
RLC (IY+d)		Isi memori pada lokasi yang ditunjuk oleh jumlah isi <i>register</i> indeks IY dan bilangan bulat penggeser dua komplemen d dirotasi ke kiri; isi bit 0 dipindah ke bit 1; isi bit 1 terdahulu dipindah ke bit 2; dan seterusnya. Isi bit 7 dicopy ke <i>flag carry</i> dan juga ke bit 0.
RL m		Operand m adalah salah satu dari r, (HL), (IX+d), (IY+d) seperti yang telah dijelaskan pada instruksi RLC. Isi operand m dirotasi ke kiri; isi

		bit 0 dipindah ke bit 1; isi bit 1 terdahulu dipindah ke bit 2; dan seterusnya. Isi bit 7 dicopy ke <i>flag</i> dan isi <i>flag carry</i> yang terdahulu dicopy ke bit 0.
RRC m		Isi dari operand m dirotasi ke kanan; isi bit 7 dipindahkan ke bit 6; isi bit 6 terdahulu dipindahkan ke bit 5; dan seterusnya. Isi bit 0 dicopy ke <i>flag carry</i> dan juga ke bit 7.
RR m		Isi dari operand m dirotasi ke kanan; isi bit 7 dipindahkan ke bit 6; isi bit 6 terdahulu dipindahkan ke bit 5; dan seterusnya. Isi bit 0 dicopy ke <i>flag carry</i> dan isi <i>flag carry</i> yang terdahulu dicopy ke bit 7.
SLA m		Pergeseran aritmetik ke kiri dilaksanakan pada isi operand m; bit 0 direset, isi bit 0 terdahulu dipindahkan ke bit 1; isi bit 1 terdahulu dipindahkan ke bit 2; dan seterusnya. Isi bit 7 dicopy ke <i>flag carry</i> .
SRA m		Pergeseran aritmetik ke kanan dilaksanakan pada isi operand m; isi bit 7 terdahulu dipindahkan ke bit 6; isi bit 6 terdahulu dipindahkan ke bit 6; dan seterusnya. Isi bit 0 dicopy ke <i>flag carry</i> . Isi flag 7 yang terdahulu tidak berubah.
SRL m		Pergeseran aritmetik ke kanan dilaksanakan pada isi operand m; isi bit 7 terdahulu dipindahkan ke bit 6; isi bit 6 terdahulu dipindahkan ke bit 6; dan seterusnya. Isi bit 0 dicopy ke <i>flag carry</i> . Isi flag 7 di reset
RLD		Isi 4 bit berorde rendah (bit 3, 2, 1, 0) dari memori yang lokasinya ditunjukkan oleh isi pasangan <i>register</i> HL dicopy ke 4 bit berorde tinggi (bit 7, 6, 5, 4) dari lokasi memori yang sama; isi ke 4 bit berorde tinggi terdahulu di

		copy ke 4 bit akumulator berorde rendah; dan isi 4 bit akumulator berorde rendah yang terdahulu dicopy ke 4 bit berorde rendah dari memori pada lokasi yang ditunjukkan oleh HL. Isi bit-bit akumulator berorde tinggi tidak terpengaruh.
RRD		Isi 4 bit berorde rendah (bit 3, 2, 1, 0) dari memori yang lokasinya ditunjukkan oleh isi pasangan <i>register</i> HL dicopy ke 4 bit berorde tinggi (bit 7, 6, 5, 4) pada memori yang lokasinya ditunjukkan oleh pasangan <i>register</i> HL; dan isi 4 bit berorde tinggi dari (HL) dicopy ke 4 bit (HL) yang rendah. Isi 4 bit akumulator berorde tinggi tidak terpengaruh. Catatan: (HL) berarti memori yang lokasinya ditunjukkan oleh isi pasangan <i>register</i> HL.

Contoh :

1. Jika isi akumulator adalah

7 6 5 4 3 2 1 0 (format flag)

1 0 0 0 1 0 0 0

Setelah pelaksanaan RLCA, isi akumulator dan *flag carry* akan menjadi

C 7 6 5 4 3 2 1 0 (format flag)

1 0 0 0 1 0 0 0 1

2. Jika isi akumulator dan *flag carry* adalah

C 7 6 5 4 3 2 1 0

1 0 1 1 1 0 1 1 0

Setelah pelaksanaan RLA, isi akumulator dan *flag carry* akan menjadi

C 7 6 5 4 3 2 1 0

0 1 1 1 0 1 1 0 1

Tabel 8. *Bit set, reset, dan operasi – operasi test*

Mnemonic	Operasi	Keterangan
BIT b, r	$z \leftarrow \overline{r}_b$	Setelah pelaksanaan instruksi ini, <i>flag z</i> pada <i>register F</i> akan berisi komplemen (lawan) dari bit yang dimaksud dalam <i>register</i> yang dimaksud.
BIT b, (HL)	$z \leftarrow \overline{(HL)_b}$	Setelah pelaksanaan instruksi ini, <i>flag z</i> pada <i>register F</i> akan berisi komplemen (lawan) dari bit yang dimaksud dalam pasangan <i>register HL</i> .
BIT b, (IX+d)	$z \leftarrow \overline{(IX + d)_b}$	Setelah pelaksanaan instruksi ini, <i>flag z</i> pada <i>register F</i> akan berisi komplemen (lawan) dari bit yang dimaksud dalam isi memori pada lokasi yang ditunjukkan oleh jumlah isi <i>register</i> indeks IX dan bilangan bulat penggeser 2 komplemen d.
BIT b, (IY+d)	$z \leftarrow \overline{(IY + d)_b}$	Setelah pelaksanaan instruksi ini, <i>flag z</i> pada <i>register F</i> akan berisi komplemen (lawan) dari bit yang dimaksud dalam isi memori pada lokasi yang ditunjukkan oleh jumlah isi <i>register</i> indeks IY dan bilangan bulat penggeser 2 komplemen d.
SET b, r	$R_b \leftarrow 1$	Bit b (bit yang mana saja dari bit 7 sampai 0) di <i>register r</i> (<i>register B, C, D, E, H, L</i> atau A) di-set.
SET b, (HL)	$(HL)_b \leftarrow 1$	Bit b (bit yang mana saja dari bit 7 sampai 0) pada lokasi yang memorinya ditunjukkan oleh pasangan <i>register HL</i> di-set.

SET b, (IX+d)	$(IX+d)_b \leftarrow 1$	Bit b (bit yang mana saja dari bit 7 sampai 0) pada lokasi memori yang ditunjukkan oleh jumlah <i>register</i> indeks IX bilangan bulat penggeser 2 komplemen d, di – set.
SET b, (IY+d)	$(IY+d)_b \leftarrow 1$	Bit b (bit yang mana saja dari bit 7 sampai 0) pada lokasi memori yang ditunjukkan oleh jumlah <i>register</i> indeks IY bilangan bulat penggeser 2 komplemen d, di – set.
RES b, m	$S_b \leftarrow 0$	Bit b (bit yang mana saja dari bit 7 sampai 0) dari isi operand m (salah satu dari r, (HL), (IX+d), (IY+d) seperti yang telah diterangkan pada instruksi SET. Bit b pada operand m direset.

Contoh :

1. Jika bit 2 pada *register* B berisi 0, setelah pelaksanaan BIT 2, B, maka

Flag Z pada *register* F berisi 1, bit 2 dalam register B tetap 0. bit 0 adalah bit berorde paling rendah.

2. Jika pasangan *register* HL berisi 4444H, dan bit 4 pada lokasi memori 4444H berisi 1, setelah pelaksanaan BIT 2, B, maka

Flag Z pada *register* F berisi 0, bit 4 pada memori di lokasi 4444H tetap berisi 1.

Tabel 9. Kelompok Jump

Mnemonic	Operasi	Keterangan
JP nn	$PC \leftarrow nn$	Operand nn diisikan ke pasangan <i>register</i> PC (<i>program counter</i>) dan

		menunjuk ke <i>address</i> instruksi program berikutnya yang akan dilaksanakan.
JP cc, nn	$PC \leftarrow nn$	Jika cc memenuhi syarat, instruksi mengisikan operand nn ke pasangan register PC, dan program berlanjut dengan instruksi yang dimulai pada <i>address</i> nn. Jika cc tidak memenuhi syarat, <i>program counter</i> ditambah dengan 1 seperti biasanya, dan program berlanjut dengan instruksi selanjutnya. Syarat cc diprogram sebagai salah satu dari delapan status yang berhubungan dengan kondisi bit pada <i>register flag</i> (<i>register F</i>).
JR e	$PC \leftarrow PC + e$	Instruksi ini memungkinkan percabang (loncatan) tak bersyarat ke segmen lain dari suatu program. Nilai dari bilangan e ditambahkan ke <i>program counter</i> (PC) dan instruksi berikutnya diambil dari lokasi yang ditunjukkan oleh PC yang baru. Loncatan ini dihitung dari <i>address opcode</i> instruksi tersebut dan berada diantara -126 sampai +129 byte. <i>Assembler</i> secara otomatis menyesuaikan dengan cara mengurangi PC dengan 2.
JR C, e	Jika C= 1, $PC \leftarrow PC + e$	Instruksi ini memungkinkan percabang (loncatan) tak bersyarat ke segmen lain dari suatu program tergantung dari hasil <i>test Flag Carry</i> . Jika <i>Flag</i> = 1, nilai dari bilangan e ditambahkan ke <i>program counter</i> (PC) dan instruksi berikutnya diambil dari lokasi yang ditunjukkan oleh PC yang

		baru. Loncatan ini dihitung dari <i>address opcode</i> instruksi tersebut dan berada diantara -126 sampai +129 byte. <i>Assembler</i> secara otomatis menyesuaikan dengan cara mengurangi PC dengan 2.
JR NC, e	Jika C= 0, PC ← PC + e	Instruksi ini memungkinkan percabang (loncatan) tak bersyarat ke segmen lain dari suatu program tergantung dari hasil <i>test Flag Carry</i> . Jika <i>Flag</i> = 0, nilai dari bilangan e ditambahkan ke <i>program counter</i> (PC) dan instruksi berikutnya diambil dari lokasi yang ditunjukkan oleh PC yang baru. Loncatan ini dihitung dari <i>address opcode</i> instruksi tersebut dan berada diantara -126 sampai +129 byte. <i>Assembler</i> secara otomatis menyesuaikan dengan cara mengurangi PC dengan 2.
JR Z, e	Jika Z=1 PC ← PC + e	Instruksi ini memungkinkan percabang (loncatan) tak bersyarat ke segmen lain dari suatu program tergantung dari hasil <i>test Flag Zero</i> . Jika <i>Flag</i> = 1, nilai dari bilangan e ditambahkan ke <i>program counter</i> (PC) dan instruksi berikutnya diambil dari lokasi yang ditunjukkan oleh PC yang baru. Loncatan ini dihitung dari <i>address opcode</i> instruksi tersebut dan berada diantara -126 sampai +129 byte. <i>Assembler</i> secara otomatis menyesuaikan dengan cara mengurangi PC dengan 2.
JR NZ, e	Jika Z=0 PC ← PC + e	Instruksi ini memungkinkan percabang (loncatan) tak bersyarat

		ke segmen lain dari suatu program tergantung dari hasil <i>test Flag Zero</i> . Jika <i>Flag = 0</i> , nilai dari bilangan e ditambahkan ke <i>program counter (PC)</i> dan instruksi berikutnya diambil dari lokasi yang ditunjukkan oleh PC yang baru. Loncatan ini dihitung dari <i>address opcode</i> instruksi tersebut dan berada diantara -126 sampai +129 byte. <i>Assembler</i> secara otomatis menyesuaikan dengan cara mengurangi PC dengan 2.
JP (HL)	PC ← HL	<i>Program counter</i> (pasangan <i>register PC</i>) diisi dengan isi pasangan register HL. Instruksi berikutnya diambil dari lokasi yang ditunjuk oleh isi PC yang baru.
JP (IX)	PC ← IX	<i>Program counter</i> (pasangan <i>register PC</i>) diisi dengan isi pasangan <i>register indeks IX</i> . Instruksi berikutnya diambil dari lokasi yang ditunjuk oleh isi PC yang baru.
JP (IY)	PC ← IY	<i>Program counter</i> (pasangan <i>register PC</i>) diisi dengan isi pasangan <i>register indeks IY</i> . Instruksi berikutnya diambil dari lokasi yang ditunjuk oleh isi PC yang baru.
DJNZ e	---	Instruksi ini hampir sama dengan instruksi percabangan (loncatan) bersyarat kecuali suatu nilai <i>register</i> digunakan untuk menentukan percabangannya. <i>Register B</i> dikurangi dengan 1 (<i>decremented</i>) dan apabila nilainya tidak sama dengan 0, nilai bilangan e ditambahkan ke PC dan instruksi berikutnya diambil dari lokasi

		yang ditunjukkan oleh PC yang baru. Loncatan ini dihitung dari <i>address opcode</i> instruksi tersebut dan berada diantara -126 sampai +129 byte. <i>Assembler</i> secara otomatis menyesuaikan dengan cara mengurangi PC dengan 2.
--	--	--

Contoh :

1. Jika *Flag Carry* (Flag C pada *register F*) di-set dan isi alamat 1520H adalah 03H, setelah pelaksanaan JP C, 1520H

Program counter akan berisi 1520H, pada perioda mesin berikutnya CPU akan mengambil byte 03H dari alamat 1520H.

Tabel 10. Kelompok *Call*, *return* dan *restart*

Mnemonic	Operasi	Keterangan
RETI		Instruksi ini digunakan pada suatu akhir <i>,interrupt service routine'</i> untuk : 1. menyiapkan isi PC (analog dengan instruksi RET) 2. untuk memberi sinyal peralatan I/O bahwa <i>routine interrupt</i> telah selesai. Instruksi RETI memberikan fasilitas kepada peralatan dengan prioritas lebih tinggi untuk menunda <i>service routine</i> peralatan yang mempunyai prioritas lebih rendah. Instruksi ini juga mereset flip-flop IFF1 dan IFF2.

RETN		<p>Digunakan pada akhir suatu 'service routine' untuk <i>non maskable interrupt</i> ini melaksanakan <i>return</i> tak bersyarat yang fungsinya identik dengan instruksi RET. Yaitu : isi <i>program counter</i> (PC) yang telah disimpan diambil kembali dari bagian atas <i>stack</i> memori luar ; byte PC berorde rendah diisi dengan isi memori yang lokasinya ditunjukkan oleh <i>stack pointer</i> (SP), SP ditambah dengan 1, byte PC berorde tinggi diisi dengan isi memori yang lokasinya ditunjukkan oleh <i>Stack pointer</i> (SP), SP ditambah lagi dengan 1. kontrol sekarang dikembalikan pada <i>flow program</i> asal ; pada periode mesin berikutnya CPU akan mengambil <i>opcode</i> berikutnya dari memori yang lokasinya ditunjukkan oleh PC. Keadaan IFF2 dicopy kembali ke IFF1 pada keadaan sebelum diterimanya NMI.</p>
RST p	$(SP-1) \leftarrow PC_T,$ $(SP-2) \leftarrow PC_R,$ $PC_T \leftarrow 0,$ $PC_R \leftarrow P$	<p>Isi PC yang ada disimpan pada <i>stack</i> memori luar, dan pada lokasi halaman nol yang diberikan oleh operand p yang diisikan ke PC. Pelaksanaan program dimulai dengan opcode pada <i>address</i> yang sekarang ditunjuk oleh PC. Penyimpanan ini dimulai dengan cara ; pertama mengurangi dengan satu isi SP, mengisikan byte PC berorde tinggi ke memori yang addressnya ditunjuk SP, SP dikurangi lagi dengan 1, dan byte PC yang berorde rendah diisi dengan memori yang addressnya ditunjuk oleh SP yang sekarang.</p>

Contoh :

1. Jika SP adalah 1000H dan isi PC adalah 1A45H, ketika sinyal *non maskable interrupt* (NMI) diterima, CPU akan mengabaikan instruksi berikutnya dan akan kembali ke memori pada alamat 0066H. isi PC sekarang (1A45H) akan disimpan ke stack alamat luar 0FFFH dan 0FFEH, byte berorde tinggi dahulu dan 0066H akan diisikan ke PC. Alamat tersebut dimulai dengan '*interrupt service routine*' yang berakhir dengan instruksi RETN.
2. Jika isi PC adalah 15B3H, setelah pelaksanaan RST 18 H
PC akan berisi 0018H, sebagai alamat opcode berikutnya yang akan diambil.

Tabel 11. Operasi – operasi input dan output

Mnemonic	Operasi	Keterangan
IN A, (n)	$A \leftarrow (n)$	Operand n ditempatkan pada 8 bit yang berorde rendah (A0 sampai A7) dari <i>address bus</i> yang memilih peralatan I/O pada salah satu dari 256 <i>port</i> yang dimungkinkan. Isi akumulator juga tampak pada 8 bit yang berorde tinggi (A8 sampai A15) dari <i>address bus</i> pada saat yang bersamaan. Kemudian satu byte dari <i>port</i> yang terpilih ditempatkan pada <i>data bus</i> dan dimasukkan pada akumulator (<i>register A</i>) dalam CPU.
IN r, (c)	$A \leftarrow (c)$	Operand c ditempatkan pada 8 bit yang berorde rendah (A0 sampai A7)

		dari <i>address bus</i> yang memilih peralatan I/O pada salah satu dari 256 <i>port</i> yang dimungkinkan. Isi <i>register B</i> ditempatkan pada 8 bit yang berorde tinggi (A8 sampai A15) dari <i>address bus</i> pada saat yang bersamaan. Kemudian satu byte dari <i>port</i> yang terpilih ditempatkan pada data bus dan dimasukkan pada register <i>r</i> dalam CPU.
INI	(HL) ← (c), B ← B-1, HL ← HL+1	Isi <i>register C</i> ditempatkan pada 8 bit yang berorde rendah (A0 sampai A7) dari <i>address bus</i> untuk memilih peralatan I/O pada salah satu dari 256 <i>port</i> yang dimungkinkan. <i>Register B</i> dapat digunakan sebagai <i>byte counter</i> , dan isinya ditempatkan pada 8 bit yang berorde tinggi (A8 sampai A15) dari <i>address bus</i> pada saat bersamaan. Kemudian satu byte dari <i>port</i> yang terpilih ditempatkan pada data bus dan dimasukkan dalam CPU. Isi pasangan <i>register HL</i> kemudian ditempatkan pada <i>address bus</i> dan byte input dimasukkan pada memori yang lokasinya ditunjukkan oleh isi HL. Akhirnya <i>byte counter</i> dikurangi dengan satu dan pasangan <i>register HL</i> ditambah dengan satu.
INIR	(HL) ← (c), B ← B-1, HL ← HL+1	Isi <i>register C</i> ditempatkan pada 8 bit yang berorde rendah (A0 sampai A7) dari <i>address bus</i> untuk memilih peralatan I/O pada salah satu dari 256 <i>port</i> yang dimungkinkan. <i>Register B</i> dapat digunakan sebagai <i>byte counter</i> , dan isinya ditempatkan pada 8 bit yang berorde tinggi (A8 sampai

		<p>A15) dari <i>address bus</i> pada saat bersamaan. Kemudian satu byte dari <i>port</i> yang terpilih ditempatkan pada <i>data bus</i> dan dimasukkan dalam CPU. Isi pasangan <i>register</i> HL kemudian ditempatkan pada <i>address bus</i> dan byte input dimasukkan pada memori yang lokasinya ditunjukkan oleh isi HL. Lalu pasangan <i>register</i> HL ditambah dengan satu dan <i>byte counter</i> dikurangi dengan satu, instruksi dianggap selesai jika B belum sama dengan nol. PC dikurangi dengan dua dan instruksi diulangi. Catatan : jika B diset nol sebelum pelaksanaan instruksi ini, maka instruksi ini akan dilaksanakan sebanyak 256 kali. Interupsi akan dilayani setiap kali selesai mentranfer satu data.</p>
IND	$(HL) \leftarrow (C),$ $B \leftarrow B-1, HL$ $\leftarrow HL-1$	<p>Isi <i>register</i> C ditempatkan pada 8 bit yang berorde rendah (A0 sampai A7) dari <i>address bus</i> untuk memilih peralatan I/O pada salah satu dari 256 <i>port</i> yang dimungkinkan. <i>Register</i> B dapat digunakan sebagai <i>byte counter</i>, dan isinya ditempatkan pada 8 bit yang berorde tinggi (A8 sampai A15) dari <i>address bus</i> pada saat bersamaan. Kemudian satu byte dari <i>port</i> yang terpilih ditempatkan pada <i>data bus</i> dan byte input dari <i>port</i> yang terpilih ditempatkan pada <i>data bus</i> dan byte input dimasukkan memori yang lokasinya ditunjukkan oleh HL. Akhirnya pasangan <i>byte counter</i> dan pasangan <i>register</i> HL dikurangi</p>

		dengan satu.
INDR	(HL) \leftarrow (c), B \leftarrow B-1, HL \leftarrow HL-1	Isi <i>register</i> C ditempatkan pada 8 bit yang berorde rendah (A0 sampai A7) dari <i>address bus</i> untuk memilih peralatan I/O pada salah satu dari 256 port yang dimungkinkan. <i>Register</i> B dapat digunakan sebagai <i>byte counter</i> , dan isinya ditempatkan pada 8 bit yang berorde tinggi (A8 sampai A15) dari <i>address bus</i> pada saat bersamaan. Kemudian satu byte dari <i>port</i> yang terpilih ditempatkan pada <i>data bus</i> dan dimasukkan dalam CPU. Isi pasangan <i>register</i> HL kemudian ditempatkan pada <i>address bus</i> dan byte input dimasukkan pada memori yang lokasinya ditunjukkan oleh isi HL. Lalu pasangan <i>register</i> HL <i>byte counter</i> dikurangi dengan satu jika pengurangan itu menyebabkan B menjadi 0, instruksi dianggap selesai. Jika B belum sama dengan 0, PC dikurangi dengan dua dan instruksi diulangi. Catatan : jika B diset 0 sebelum pelaksanaan instruksi ini, maka instruksi ini akan dilaksanakan sebanyak 256 kali. Interupsi akan dilayani setiap kali selesai mentransfer data.
OUT (n), A	(n) \leftarrow A	<i>Operand</i> n ditempatkan pada 8 bit yang berorde rendah dari <i>address bus</i> untuk memilih peralatan I/O pada salah satu dari 256 port yang dimungkinkan. Isi akumulator juga tampak pada 8 bit yang berorde tinggi <i>address bus</i> pada saat yang bersamaan. Kemudian byte yang

		terdapat pada akumulator ditempatkan pada data bus dan dimasukkan pada peralatan periperah yang terpilih.
OUT (c), r	$(c) \leftarrow r$	Isi <i>register</i> C ditempatkan pada 8 bit yang berorde rendah dari <i>address bus</i> untuk memilih peralatan I/O pada salah satu dari 256 port yang dimungkinkan. Isi akumulator juga tampak pada 8 bit yang berorde tinggi <i>address bus</i> pada saat yang bersamaan. Kemudian byte yang terdapat pada register r ditempatkan pada data bus dan dimasukkan pada peralatan periperah yang terpilih.
OUTI	$(c) \leftarrow (HL),$ $B \leftarrow B-1, HL$ $\leftarrow HL+1$	Isi pasangan register HL ditempatkan pada <i>address bus</i> untuk memilih suatu lokasi pada memori. Byte yang berada lokasi ini disimpan sementara dalam CPU, lalu setelah byte <i>counter</i> (penghitung jumlah byte = <i>register</i> B) dikurangi dengan satu. Isi <i>register</i> c ditempatkan pada 8 bit berorde rendah dari <i>address bus</i> yang memilih peralatan I/O pada salah satu 256 port yang dimungkinkan. <i>Register</i> B dapat digunakan sebagai byte <i>counter</i> dan isinya yang telah dikurangi dengan satu ditempatkan pada 8 bit berorde tinggi dari <i>address bus</i> . Byte untuk output ditempatkan pada data bus dan dituliskan pada peralatan periperah yang terpilih. Akhirnya pasangan register HL ditambah dengan satu.
OTIR	$(c) \leftarrow (HL),$ $B \leftarrow B-1, HL$	Isi pasangan <i>register</i> HL ditempatkan pada <i>address bus</i> untuk memilih

	← HL+1	<p>suatu lokasi pada memori. Byte yang berada lokasi ini disimpan sementara dalam CPU, lalu setelah byte <i>counter</i> (penghitung jumlah byte = <i>register B</i>) dikurangi dengan satu. Isi <i>register c</i> ditempatkan pada 8 bit berorde rendah dari <i>address bus</i> yang memilih peralatan I/O pada salah satu 256 <i>port</i> yang dimungkinkan. <i>Register B</i> dapat digunakan sebagai byte <i>counter</i> dan isinya yang telah dikurangi dengan satu ditempatkan pada 8 bit berorde tinggi dari <i>address bus</i>. Byte untuk output ditempatkan pada data bus dan dituliskan pada peralatan periperiferal yang terpilih. Akhirnya pasangan <i>register HL</i> ditambah dengan satu. Jika pengurangan B dengan satu tersebut menyebabkan B menjadi 0, PC dikurangi dengan 2 dan instruksi diulangi. Catatan : jika B diset nol sebelum pelaksanaan instruksi ini, maka instruksi ini akan dilaksanakan sebanyak 256 kali. Interupsi akan dilayani setiap kali selesai mentransfer satu data.</p>
OUTD	(c) ← (HL), B ← B-1, HL ← HL-1	<p>Isi pasangan <i>register HL</i> ditempatkan pada <i>address bus</i> untuk memilih suatu lokasi pada memori. Byte yang berada lokasi ini disimpan sementara dalam CPU, lalu setelah byte <i>counter</i> (penghitung jumlah byte = <i>register B</i>) dikurangi dengan satu. Isi register c ditempatkan pada 8 bit berorde rendah dari <i>address bus</i> yang memilih peralatan I/O pada salah satu 256 port yang dimungkinkan. <i>Register B</i> dapat digunakan sebagai byte <i>counter</i> dan</p>

		<p>isinya yang telah dikurangi dengan satu ditempatkan pada 8 bit berorde tinggi dari <i>address bus</i>. Byte untuk output ditempatkan pada data bus dan dituliskan pada peralatan periperal yang terpilih. Akhirnya pasangan register HL dikurangi dengan satu.</p>
OTDR	<p>(c) ← (HL), B ← B-1, HL ← HL-1</p>	<p>Isi pasangan register HL ditempatkan pada <i>address bus</i> untuk memilih suatu lokasi pada memori. Byte yang berada lokasi ini disimpan sementara dalam CPU, lalu setelah byte <i>counter</i> (penghitung jumlah byte = <i>register B</i>) dikurangi dengan satu. Isi <i>register c</i> ditempatkan pada 8 bit berorde rendah dari <i>address bus</i> yang memilih peralatan I/O pada salah satu 256 <i>port</i> yang dimungkinkan. <i>Register B</i> dapat digunakan sebagai <i>byte counter</i> dan isinya yang telah dikurangi dengan satu ditempatkan pada 8 bit berorde tinggi dari <i>address bus</i>. Byte untuk <i>output</i> ditempatkan pada data bus dan dituliskan pada peralatan periperal yang terpilih. Akhirnya pasangan <i>register HL</i> dikurangi dengan satu. Jika pengurangan B dengan satu ini menyebabkan B menjadi 0, maka instruksi dianggap selesai . jika B belum sama dengan 0 PC dikurangi dengan 2 dan instruksi diulangi. Catatan : jika B diset nol sebelum pelaksanaan instruksi ini, maka instruksi ini akan dilaksanakan sebanyak 256 kali. Interupsi akan dilayani setiap kali selesai mentransfer satu data.</p>

3. Referensi :

- a. Harry Garland. (1979). *Introduction to microprocessor system design*. New Jersey : MC Graw Hill.
- b. Laventhal, (1985). *Instroduction to microprocessor; software, hardware, programming*. Prentice Hall.
- c. Laventhal, (1986). *Z80 Assembly Language Programming*, Mc Graw Hill, Singapore.
- d. Inelco, (1986). *Guru Mikro Saya*.