



## INPUT- OUTPUT SERIAL


Yoyo somantri  
Dosen Jurusan Pendidikan Teknik Elektro  
FPTK Universitas Pendidikan Indonesia

Input-output serial adalah unit masukan keluaran yang bekerja atas dasar prinsip urut/seri. Dalam hal ini diperlukan proses konversi dari data paralel ke bentuk serial. Salah satu komponen LSI standar adalah *Universal Asynchronous Receiver-Transmitter* (UART). UART bekerja mengubah data serial ke *uffer* dan data *uffer* ke serial. UART paling sering digunakan untuk operasi kecepatan rendah ke sedang. Sedangkan untuk transmisi kecepatan tinggi digunakan jenis *Universal Synchronous Receiver Transmitter* (USRT).

Z80 SIO adalah sebuah komponen dual saluran multifungsi yang dirancang memenuhi kebutuhan komunikasi data serial pada sistem mikrokomputer. Z80 SIO memiliki fitur sebagai berikut :


- Dua saluran *full duplex independent*
- Kecepatan data dalam mode sinkron atau asinkron yaitu : 0 – 550 Kb/second dengan kecepatan clock 2,5 MHz dan 0 – 880 Kb/second dengan kecepatan clock 8 MHz.
- Kontrol input dan output modem terpisah untuk kedua saluran

Diagram blok Z80 SIO diperlihatkan pada gambar 1.



Gambar 1. Diagram blok Z80 SIO  
(Sumber dari data book Zilog 1986)

Konfigurasi pin Z80 SIO diperlihatkan pada gambar 2.



Gambar 2. Konfigurasi pin Z80 SIO  
(Sumber dari data book Zilog 1986)

D0-D7. Sistem data bus. Sistem bus data mentransfer data dan instruksi antara CPU dan Z80 SIO.

$B/\bar{A}$ . Pemilihan saluran A atau B. (input tinggi berarti memilih saluran B). input ini menentukan saluran yang diakses selama transfer antara CPU dan Z80 SIO. Alamat bit A0 dari CPU sering digunakan fungsi pemilihan.

$C/\overline{D}$ . Control atau pemilihan data (jika masukan tinggi berarti memilih kontrol). Input ini menentukan jenis transfer informasi antara CPU dan Z80 SIO.

$\overline{CE}$ . Chip enable. Jika berlogik 0 maka Z80 SIO aktif.

$\Phi$ . Input clock.

$\overline{M1}$  (input dari CPU Z80). Pada saat M1 aktif maka RD juga aktif, Z80 CPU mengambil sebuah instruksi dari memori. Pada saat M1 aktif dan IORQ juga aktif, Z80 SIO menerima M1 dan IORQ sebagai *acknowledge* interupsi jika Z80 SIO adalah perangkat prioritas tinggi.

$\overline{IORQ}$ . Digunakan dengan B/A, C/D, CE dan RD untuk mentransfer instruksi dan data antara CPU dengan Z80 SIO. Pada saat CE, RD dan IORQ semuanya aktif, saluran dipilih oleh B/A untuk mentransfer data ke CPU (operasi baca). Pada saat CE dan IORQ aktif, tetapi RD tidak aktif maka B/A pada operasi tulis.

$\overline{RD}$ . Status baca.

$\overline{RESET}$ . reset aktif *low*.

IEI. *Interrupt Enable Input*. Sinyal ini digunakan dengan IEO untuk prioritas *daisy chain* pada saat lebih dari satu interupsi pengendalian peralatan.

IEO. *Interrupt Enable Out*. IEO tinggi jika IEI tinggi dan CPU tidak melayani sebuah interupsi dari Z80 SIO ini.

$\overline{INT}$ . *Interrupt request*. Pada saat Z80 SIO meminta sebuah interupsi, INT *low*.

$\overline{W/RDYA}$ ,  $\overline{W/RDYB}$ . *Wait/ready A*, *wait/ready B*.

$\overline{CTSA}$ ,  $\overline{CTSB}$ , *clear to send*.

$\overline{DCDA}$ ,  $\overline{DCDB}$ . *Data carrier detect*. Sinyal ini mirip dengan input CTS, hanya ia dapat digunakan sebagai receiver enable.

RxDA, RxDB. Menerima data

TxDA, TxDB. Mengirim data.

$\overline{RxC A}$ ,  $\overline{RXC B}$ . Menerima clock.

$\overline{TxC A}$ ,  $\overline{TXC B}$ . Mengirim clock.


$\overline{RTS A}$ ,  $\overline{RTS B}$ . Request to send.

$\overline{DTR A}$ ,  $\overline{DTR B}$ . Data terminal ready.

$\overline{SYNC A}$ ,  $\overline{SYNC B}$ . Sinkronisasi.

## 6820 PIA

Diagram blok 6820 diperlihatkan pada gambar 3.



Gambar 3. Diagram Blok PIA 6820

(Sumber dari data book IC Motorola 1987)

Format *register* pengendali ditunjukkan pada gambar 3. bit 7 menunjukkan suatu transisi masukan CA1. bit ini dipakai sebagai isyarat interupsi, hal yang sama juga berlaku untuk bit 6, kecuali bit memonitor penyemat CA2 yang digunakan sebagai masukan. Bit 3, 4 dan 5 memberikan 8 modus yang berbeda dari alat dan fungsi penyemat CA2. Bit 2 menunjukkan pemilihan register arah atau data. Bit 0 dan 1 adalah pengendali yang menjalankan atau mematikan interupsi.


PIA Motorola mempunyai 6 register dan hanya 2 penyemat pemilih register (RS). DR dan DDR pada tiap pintu mempunyai alamat yang sama, ini dibedakan oleh harga bit 2 register pengendali.

D7	D6	D5	D4	D3	D2	D1	D0
IRQA 1	IRQA 2	PENGENDALI CA2			AKSE S DRDA	PENGENDALI CA1	

Gambar 4. Format register pengendali 6820

### Motorolla 6850 ACIA


MC 6850 tersusun dari sejumlah *register serial uffer* I masukan keluaran dan rangkaian pengendali standar EIA RS 232. Diagram blok ACIA digambarkan seperti Gambar VII.16.



Gambar 5. Diagram blok 6850 ACIA

(Sumber dari data book IC Motorola 1987)

Penghantaran 6850 pada saluran/bus dari *uffer* dapat digambarkan seperti Gambar 6. Data serial yang masuk dan keluar adalah sinyal kompatibel TTL dan harus di *uffer* untuk memberikan tingkatan yang diperlukan untuk menggerakkan alat-alat serial.




Gambar 6. Penghantaran 6850 pada Saluran / Bus

(Sumber dari data book IC Motorola 1987)

## Intel 8251 USART

Intel 8251 dirancang oleh Intel yang memiliki pasilitas sebagai UART dan juga USRT. Dengan kata lain 8251 dapat dipakai baik sebagai alat tak serempak maupun alat serempak (sinkron). Sehingga 8251 diberi nama USART. 8251 menyediakan pasilitas pengiriman dan penerimaan data sinkron dan tak sinkron. Organisasi logika 8251 ditunjukkan pada Gambar 7.



Gambar 7. Diagram Logika 8251

(Sumber dari data book IC Intel)

### Soal Latihan

1. Jelaskan fungsi dari SIO Z 80 ?
2. Jelaskan perbedaan antara UART dan USART ?
3. Jelaskan keunggulan dan kelemahan dari PPI 8255 dibandingkan dengan PIA?
4. Jelaskan yang dimaksud dengan ACIA ?
5. Jelaskan penggunaan ACIA ?
6. Jelaskan keunggulan dan kelemahan antara PPI 8255 dengan PIO Z80 ?
7. Jelaskan yang dimaksud MODEM ?.

### Referensi :

1. Laventhal, (1986). *Z80 Assembly Language Programming*, Mc Graw Hill, Singapore.
2. Hall, (1985), *Microprocessor and Digital Systems*, Mc Graw Hill.
3. Rodney Zaks and Austin Lesea. ( 1979). *Microprocessor Interfacing Techniques*. Sybex Inc.
4. Hartono Partoharsodjo. (1990). *Bahasa Assembly*. Jakarta : PT. Elek Media Komputindo.
5. James W. Coffron. ( 1983). *Practical Hardware Details For 8080,Z80,and 6800*.
6. Inelco, (1986). *Guru Mikro Saya*.

7. Brey, Barry B. (2003). *The intel microprocessors : 8086/8088/80186/80286/80386/80486, Pentium, Pentium Pro processor, Pentium II, Pentium III, and Pentium 4: architecture, programming, and Interfacing-* 6 th ed. New Jersey : Pearson Education.
8. Greenfield, Joseph D.(1992). *The 68HC11 Microcontroller*.Orlando, FL:
9. Puadi. (1995). *Upaya Pengembangan Kegunaan TrainerBGC 8088 V3 Sebagai Alat Bantu Belajar Mengajar*. Bandung: IKIP.
- 10.Endra Pitawarno, (2005). *Mikroprosesor dan Interfacing*. Penerbit ANDI Yogyakarta.
- 11.Data book Zilog dan Intel 1986.